mirror of
https://github.com/Fishwaldo/u-boot.git
synced 2025-03-20 22:21:41 +00:00
Merge branch 'master' of git://git.denx.de/u-boot-sh
This commit is contained in:
Tom Rini
commit
00956eb5f3
11 changed files with 943 additions and 5 deletions
|
|
@ -124,6 +124,9 @@ config SYS_CPU
|
||||||
default "sh3" if CPU_SH3
|
default "sh3" if CPU_SH3
|
||||||
default "sh4" if CPU_SH4
|
default "sh4" if CPU_SH4
|
||||||
|
|
||||||
|
config USE_PRIVATE_LIBGCC
|
||||||
|
default y
|
||||||
|
|
||||||
source "board/alphaproject/ap_sh4a_4a/Kconfig"
|
source "board/alphaproject/ap_sh4a_4a/Kconfig"
|
||||||
source "board/espt/Kconfig"
|
source "board/espt/Kconfig"
|
||||||
source "board/mpr2/Kconfig"
|
source "board/mpr2/Kconfig"
|
||||||
|
|
|
||||||
|
|
@ -15,5 +15,14 @@ obj-y += time.o
|
||||||
endif
|
endif
|
||||||
obj-$(CONFIG_CMD_SH_ZIMAGEBOOT) += zimageboot.o
|
obj-$(CONFIG_CMD_SH_ZIMAGEBOOT) += zimageboot.o
|
||||||
|
|
||||||
lib-$(CONFIG_USE_PRIVATE_LIBGCC) += ashiftrt.o ashiftlt.o lshiftrt.o \
|
udivsi3-y := udivsi3_i4i-Os.o
|
||||||
ashldi3.o ashrsi3.o lshrdi3.o movmem.o
|
|
||||||
|
ifneq ($(CONFIG_CC_OPTIMIZE_FOR_SIZE),y)
|
||||||
|
udivsi3-$(CONFIG_CPU_SH3) := udivsi3_i4i.o
|
||||||
|
udivsi3-$(CONFIG_CPU_SH4) := udivsi3_i4i.o
|
||||||
|
endif
|
||||||
|
udivsi3-y += udivsi3.o
|
||||||
|
|
||||||
|
lib-$(CONFIG_USE_PRIVATE_LIBGCC) += movmem.o ashldi3.o ashrdi3.o lshrdi3.o \
|
||||||
|
ashlsi3.o ashrsi3.o ashiftrt.o lshrsi3.o \
|
||||||
|
udiv_qrnnd.o $(udivsi3-y)
|
||||||
|
|
|
||||||
27
arch/sh/lib/ashrdi3.c
Normal file
27
arch/sh/lib/ashrdi3.c
Normal file
|
|
@ -0,0 +1,27 @@
|
||||||
|
#include "libgcc.h"
|
||||||
|
|
||||||
|
long long __ashrdi3(long long u, word_type b)
|
||||||
|
{
|
||||||
|
DWunion uu, w;
|
||||||
|
word_type bm;
|
||||||
|
|
||||||
|
if (b == 0)
|
||||||
|
return u;
|
||||||
|
|
||||||
|
uu.ll = u;
|
||||||
|
bm = 32 - b;
|
||||||
|
|
||||||
|
if (bm <= 0) {
|
||||||
|
/* w.s.high = 1..1 or 0..0 */
|
||||||
|
w.s.high =
|
||||||
|
uu.s.high >> 31;
|
||||||
|
w.s.low = uu.s.high >> -bm;
|
||||||
|
} else {
|
||||||
|
const unsigned int carries = (unsigned int) uu.s.high << bm;
|
||||||
|
|
||||||
|
w.s.high = uu.s.high >> b;
|
||||||
|
w.s.low = ((unsigned int) uu.s.low >> b) | carries;
|
||||||
|
}
|
||||||
|
|
||||||
|
return w.ll;
|
||||||
|
}
|
||||||
60
arch/sh/lib/udiv_qrnnd.S
Normal file
60
arch/sh/lib/udiv_qrnnd.S
Normal file
|
|
@ -0,0 +1,60 @@
|
||||||
|
/* Copyright (C) 1994, 1995, 1997, 1998, 1999, 2000, 2001, 2002, 2003,
|
||||||
|
2004, 2005, 2006
|
||||||
|
Free Software Foundation, Inc.
|
||||||
|
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*/
|
||||||
|
|
||||||
|
!! libgcc routines for the Renesas / SuperH SH CPUs.
|
||||||
|
!! Contributed by Steve Chamberlain.
|
||||||
|
!! sac@cygnus.com
|
||||||
|
|
||||||
|
!! ashiftrt_r4_x, ___ashrsi3, ___ashlsi3, ___lshrsi3 routines
|
||||||
|
!! recoded in assembly by Toshiyasu Morita
|
||||||
|
!! tm@netcom.com
|
||||||
|
|
||||||
|
/* SH2 optimizations for ___ashrsi3, ___ashlsi3, ___lshrsi3 and
|
||||||
|
ELF local label prefixes by J"orn Rennecke
|
||||||
|
amylaar@cygnus.com */
|
||||||
|
|
||||||
|
/* r0: rn r1: qn */ /* r0: n1 r4: n0 r5: d r6: d1 */ /* r2: __m */
|
||||||
|
/* n1 < d, but n1 might be larger than d1. */
|
||||||
|
.global __udiv_qrnnd_16
|
||||||
|
.balign 8
|
||||||
|
__udiv_qrnnd_16:
|
||||||
|
div0u
|
||||||
|
cmp/hi r6,r0
|
||||||
|
bt .Lots
|
||||||
|
.rept 16
|
||||||
|
div1 r6,r0
|
||||||
|
.endr
|
||||||
|
extu.w r0,r1
|
||||||
|
bt 0f
|
||||||
|
add r6,r0
|
||||||
|
0: rotcl r1
|
||||||
|
mulu.w r1,r5
|
||||||
|
xtrct r4,r0
|
||||||
|
swap.w r0,r0
|
||||||
|
sts macl,r2
|
||||||
|
cmp/hs r2,r0
|
||||||
|
sub r2,r0
|
||||||
|
bt 0f
|
||||||
|
addc r5,r0
|
||||||
|
add #-1,r1
|
||||||
|
bt 0f
|
||||||
|
1: add #-1,r1
|
||||||
|
rts
|
||||||
|
add r5,r0
|
||||||
|
.balign 8
|
||||||
|
.Lots:
|
||||||
|
sub r5,r0
|
||||||
|
swap.w r4,r1
|
||||||
|
xtrct r0,r1
|
||||||
|
clrt
|
||||||
|
mov r1,r0
|
||||||
|
addc r5,r0
|
||||||
|
mov #-1,r1
|
||||||
|
bf/s 1b
|
||||||
|
shlr16 r1
|
||||||
|
0: rts
|
||||||
|
nop
|
||||||
66
arch/sh/lib/udivsi3.S
Normal file
66
arch/sh/lib/udivsi3.S
Normal file
|
|
@ -0,0 +1,66 @@
|
||||||
|
/* Copyright (C) 1994, 1995, 1997, 1998, 1999, 2000, 2001, 2002, 2003,
|
||||||
|
2004, 2005
|
||||||
|
Free Software Foundation, Inc.
|
||||||
|
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*/
|
||||||
|
|
||||||
|
!! libgcc routines for the Renesas / SuperH SH CPUs.
|
||||||
|
!! Contributed by Steve Chamberlain.
|
||||||
|
!! sac@cygnus.com
|
||||||
|
|
||||||
|
.balign 4
|
||||||
|
.global __udivsi3
|
||||||
|
.type __udivsi3, @function
|
||||||
|
div8:
|
||||||
|
div1 r5,r4
|
||||||
|
div7:
|
||||||
|
div1 r5,r4; div1 r5,r4; div1 r5,r4
|
||||||
|
div1 r5,r4; div1 r5,r4; div1 r5,r4; rts; div1 r5,r4
|
||||||
|
|
||||||
|
divx4:
|
||||||
|
div1 r5,r4; rotcl r0
|
||||||
|
div1 r5,r4; rotcl r0
|
||||||
|
div1 r5,r4; rotcl r0
|
||||||
|
rts; div1 r5,r4
|
||||||
|
|
||||||
|
__udivsi3:
|
||||||
|
sts.l pr,@-r15
|
||||||
|
extu.w r5,r0
|
||||||
|
cmp/eq r5,r0
|
||||||
|
bf/s large_divisor
|
||||||
|
div0u
|
||||||
|
swap.w r4,r0
|
||||||
|
shlr16 r4
|
||||||
|
bsr div8
|
||||||
|
shll16 r5
|
||||||
|
bsr div7
|
||||||
|
div1 r5,r4
|
||||||
|
xtrct r4,r0
|
||||||
|
xtrct r0,r4
|
||||||
|
bsr div8
|
||||||
|
swap.w r4,r4
|
||||||
|
bsr div7
|
||||||
|
div1 r5,r4
|
||||||
|
lds.l @r15+,pr
|
||||||
|
xtrct r4,r0
|
||||||
|
swap.w r0,r0
|
||||||
|
rotcl r0
|
||||||
|
rts
|
||||||
|
shlr16 r5
|
||||||
|
|
||||||
|
large_divisor:
|
||||||
|
mov #0,r0
|
||||||
|
xtrct r4,r0
|
||||||
|
xtrct r0,r4
|
||||||
|
bsr divx4
|
||||||
|
rotcl r0
|
||||||
|
bsr divx4
|
||||||
|
rotcl r0
|
||||||
|
bsr divx4
|
||||||
|
rotcl r0
|
||||||
|
bsr divx4
|
||||||
|
rotcl r0
|
||||||
|
lds.l @r15+,pr
|
||||||
|
rts
|
||||||
|
rotcl r0
|
||||||
128
arch/sh/lib/udivsi3_i4i-Os.S
Normal file
128
arch/sh/lib/udivsi3_i4i-Os.S
Normal file
|
|
@ -0,0 +1,128 @@
|
||||||
|
/* Copyright (C) 2006 Free Software Foundation, Inc.
|
||||||
|
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*/
|
||||||
|
|
||||||
|
/* Moderately Space-optimized libgcc routines for the Renesas SH /
|
||||||
|
STMicroelectronics ST40 CPUs.
|
||||||
|
Contributed by J"orn Rennecke joern.rennecke@st.com. */
|
||||||
|
|
||||||
|
/* Size: 186 bytes jointly for udivsi3_i4i and sdivsi3_i4i
|
||||||
|
sh4-200 run times:
|
||||||
|
udiv small divisor: 55 cycles
|
||||||
|
udiv large divisor: 52 cycles
|
||||||
|
sdiv small divisor, positive result: 59 cycles
|
||||||
|
sdiv large divisor, positive result: 56 cycles
|
||||||
|
sdiv small divisor, negative result: 65 cycles (*)
|
||||||
|
sdiv large divisor, negative result: 62 cycles (*)
|
||||||
|
(*): r2 is restored in the rts delay slot and has a lingering latency
|
||||||
|
of two more cycles. */
|
||||||
|
.balign 4
|
||||||
|
.global __udivsi3_i4i
|
||||||
|
.global __udivsi3_i4
|
||||||
|
.set __udivsi3_i4, __udivsi3_i4i
|
||||||
|
.type __udivsi3_i4i, @function
|
||||||
|
.type __sdivsi3_i4i, @function
|
||||||
|
__udivsi3_i4i:
|
||||||
|
sts pr,r1
|
||||||
|
mov.l r4,@-r15
|
||||||
|
extu.w r5,r0
|
||||||
|
cmp/eq r5,r0
|
||||||
|
swap.w r4,r0
|
||||||
|
shlr16 r4
|
||||||
|
bf/s large_divisor
|
||||||
|
div0u
|
||||||
|
mov.l r5,@-r15
|
||||||
|
shll16 r5
|
||||||
|
sdiv_small_divisor:
|
||||||
|
div1 r5,r4
|
||||||
|
bsr div6
|
||||||
|
div1 r5,r4
|
||||||
|
div1 r5,r4
|
||||||
|
bsr div6
|
||||||
|
div1 r5,r4
|
||||||
|
xtrct r4,r0
|
||||||
|
xtrct r0,r4
|
||||||
|
bsr div7
|
||||||
|
swap.w r4,r4
|
||||||
|
div1 r5,r4
|
||||||
|
bsr div7
|
||||||
|
div1 r5,r4
|
||||||
|
xtrct r4,r0
|
||||||
|
mov.l @r15+,r5
|
||||||
|
swap.w r0,r0
|
||||||
|
mov.l @r15+,r4
|
||||||
|
jmp @r1
|
||||||
|
rotcl r0
|
||||||
|
div7:
|
||||||
|
div1 r5,r4
|
||||||
|
div6:
|
||||||
|
div1 r5,r4; div1 r5,r4; div1 r5,r4
|
||||||
|
div1 r5,r4; div1 r5,r4; rts; div1 r5,r4
|
||||||
|
|
||||||
|
divx3:
|
||||||
|
rotcl r0
|
||||||
|
div1 r5,r4
|
||||||
|
rotcl r0
|
||||||
|
div1 r5,r4
|
||||||
|
rotcl r0
|
||||||
|
rts
|
||||||
|
div1 r5,r4
|
||||||
|
|
||||||
|
large_divisor:
|
||||||
|
mov.l r5,@-r15
|
||||||
|
sdiv_large_divisor:
|
||||||
|
xor r4,r0
|
||||||
|
.rept 4
|
||||||
|
rotcl r0
|
||||||
|
bsr divx3
|
||||||
|
div1 r5,r4
|
||||||
|
.endr
|
||||||
|
mov.l @r15+,r5
|
||||||
|
mov.l @r15+,r4
|
||||||
|
jmp @r1
|
||||||
|
rotcl r0
|
||||||
|
|
||||||
|
.global __sdivsi3_i4i
|
||||||
|
.global __sdivsi3_i4
|
||||||
|
.global __sdivsi3
|
||||||
|
.set __sdivsi3_i4, __sdivsi3_i4i
|
||||||
|
.set __sdivsi3, __sdivsi3_i4i
|
||||||
|
__sdivsi3_i4i:
|
||||||
|
mov.l r4,@-r15
|
||||||
|
cmp/pz r5
|
||||||
|
mov.l r5,@-r15
|
||||||
|
bt/s pos_divisor
|
||||||
|
cmp/pz r4
|
||||||
|
neg r5,r5
|
||||||
|
extu.w r5,r0
|
||||||
|
bt/s neg_result
|
||||||
|
cmp/eq r5,r0
|
||||||
|
neg r4,r4
|
||||||
|
pos_result:
|
||||||
|
swap.w r4,r0
|
||||||
|
bra sdiv_check_divisor
|
||||||
|
sts pr,r1
|
||||||
|
pos_divisor:
|
||||||
|
extu.w r5,r0
|
||||||
|
bt/s pos_result
|
||||||
|
cmp/eq r5,r0
|
||||||
|
neg r4,r4
|
||||||
|
neg_result:
|
||||||
|
mova negate_result,r0
|
||||||
|
;
|
||||||
|
mov r0,r1
|
||||||
|
swap.w r4,r0
|
||||||
|
lds r2,macl
|
||||||
|
sts pr,r2
|
||||||
|
sdiv_check_divisor:
|
||||||
|
shlr16 r4
|
||||||
|
bf/s sdiv_large_divisor
|
||||||
|
div0u
|
||||||
|
bra sdiv_small_divisor
|
||||||
|
shll16 r5
|
||||||
|
.balign 4
|
||||||
|
negate_result:
|
||||||
|
neg r0,r0
|
||||||
|
jmp @r2
|
||||||
|
sts macl,r2
|
||||||
644
arch/sh/lib/udivsi3_i4i.S
Normal file
644
arch/sh/lib/udivsi3_i4i.S
Normal file
|
|
@ -0,0 +1,644 @@
|
||||||
|
/* Copyright (C) 1994, 1995, 1997, 1998, 1999, 2000, 2001, 2002, 2003,
|
||||||
|
2004, 2005, 2006
|
||||||
|
Free Software Foundation, Inc.
|
||||||
|
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*/
|
||||||
|
|
||||||
|
!! libgcc routines for the Renesas / SuperH SH CPUs.
|
||||||
|
!! Contributed by Steve Chamberlain.
|
||||||
|
!! sac@cygnus.com
|
||||||
|
|
||||||
|
!! ashiftrt_r4_x, ___ashrsi3, ___ashlsi3, ___lshrsi3 routines
|
||||||
|
!! recoded in assembly by Toshiyasu Morita
|
||||||
|
!! tm@netcom.com
|
||||||
|
|
||||||
|
/* SH2 optimizations for ___ashrsi3, ___ashlsi3, ___lshrsi3 and
|
||||||
|
ELF local label prefixes by J"orn Rennecke
|
||||||
|
amylaar@cygnus.com */
|
||||||
|
|
||||||
|
/* This code used shld, thus is not suitable for SH1 / SH2. */
|
||||||
|
|
||||||
|
/* Signed / unsigned division without use of FPU, optimized for SH4.
|
||||||
|
Uses a lookup table for divisors in the range -128 .. +128, and
|
||||||
|
div1 with case distinction for larger divisors in three more ranges.
|
||||||
|
The code is lumped together with the table to allow the use of mova. */
|
||||||
|
#ifdef CONFIG_CPU_LITTLE_ENDIAN
|
||||||
|
#define L_LSB 0
|
||||||
|
#define L_LSWMSB 1
|
||||||
|
#define L_MSWLSB 2
|
||||||
|
#else
|
||||||
|
#define L_LSB 3
|
||||||
|
#define L_LSWMSB 2
|
||||||
|
#define L_MSWLSB 1
|
||||||
|
#endif
|
||||||
|
|
||||||
|
.balign 4
|
||||||
|
.global __udivsi3_i4i
|
||||||
|
.global __udivsi3_i4
|
||||||
|
.set __udivsi3_i4, __udivsi3_i4i
|
||||||
|
.type __udivsi3_i4i, @function
|
||||||
|
__udivsi3_i4i:
|
||||||
|
mov.w c128_w, r1
|
||||||
|
div0u
|
||||||
|
mov r4,r0
|
||||||
|
shlr8 r0
|
||||||
|
cmp/hi r1,r5
|
||||||
|
extu.w r5,r1
|
||||||
|
bf udiv_le128
|
||||||
|
cmp/eq r5,r1
|
||||||
|
bf udiv_ge64k
|
||||||
|
shlr r0
|
||||||
|
mov r5,r1
|
||||||
|
shll16 r5
|
||||||
|
mov.l r4,@-r15
|
||||||
|
div1 r5,r0
|
||||||
|
mov.l r1,@-r15
|
||||||
|
div1 r5,r0
|
||||||
|
div1 r5,r0
|
||||||
|
bra udiv_25
|
||||||
|
div1 r5,r0
|
||||||
|
|
||||||
|
div_le128:
|
||||||
|
mova div_table_ix,r0
|
||||||
|
bra div_le128_2
|
||||||
|
mov.b @(r0,r5),r1
|
||||||
|
udiv_le128:
|
||||||
|
mov.l r4,@-r15
|
||||||
|
mova div_table_ix,r0
|
||||||
|
mov.b @(r0,r5),r1
|
||||||
|
mov.l r5,@-r15
|
||||||
|
div_le128_2:
|
||||||
|
mova div_table_inv,r0
|
||||||
|
mov.l @(r0,r1),r1
|
||||||
|
mov r5,r0
|
||||||
|
tst #0xfe,r0
|
||||||
|
mova div_table_clz,r0
|
||||||
|
dmulu.l r1,r4
|
||||||
|
mov.b @(r0,r5),r1
|
||||||
|
bt/s div_by_1
|
||||||
|
mov r4,r0
|
||||||
|
mov.l @r15+,r5
|
||||||
|
sts mach,r0
|
||||||
|
/* clrt */
|
||||||
|
addc r4,r0
|
||||||
|
mov.l @r15+,r4
|
||||||
|
rotcr r0
|
||||||
|
rts
|
||||||
|
shld r1,r0
|
||||||
|
|
||||||
|
div_by_1_neg:
|
||||||
|
neg r4,r0
|
||||||
|
div_by_1:
|
||||||
|
mov.l @r15+,r5
|
||||||
|
rts
|
||||||
|
mov.l @r15+,r4
|
||||||
|
|
||||||
|
div_ge64k:
|
||||||
|
bt/s div_r8
|
||||||
|
div0u
|
||||||
|
shll8 r5
|
||||||
|
bra div_ge64k_2
|
||||||
|
div1 r5,r0
|
||||||
|
udiv_ge64k:
|
||||||
|
cmp/hi r0,r5
|
||||||
|
mov r5,r1
|
||||||
|
bt udiv_r8
|
||||||
|
shll8 r5
|
||||||
|
mov.l r4,@-r15
|
||||||
|
div1 r5,r0
|
||||||
|
mov.l r1,@-r15
|
||||||
|
div_ge64k_2:
|
||||||
|
div1 r5,r0
|
||||||
|
mov.l zero_l,r1
|
||||||
|
.rept 4
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.l r1,@-r15
|
||||||
|
div1 r5,r0
|
||||||
|
mov.w m256_w,r1
|
||||||
|
div1 r5,r0
|
||||||
|
mov.b r0,@(L_LSWMSB,r15)
|
||||||
|
xor r4,r0
|
||||||
|
and r1,r0
|
||||||
|
bra div_ge64k_end
|
||||||
|
xor r4,r0
|
||||||
|
div_r8:
|
||||||
|
shll16 r4
|
||||||
|
bra div_r8_2
|
||||||
|
shll8 r4
|
||||||
|
udiv_r8:
|
||||||
|
mov.l r4,@-r15
|
||||||
|
shll16 r4
|
||||||
|
clrt
|
||||||
|
shll8 r4
|
||||||
|
mov.l r5,@-r15
|
||||||
|
div_r8_2:
|
||||||
|
rotcl r4
|
||||||
|
mov r0,r1
|
||||||
|
div1 r5,r1
|
||||||
|
mov r4,r0
|
||||||
|
rotcl r0
|
||||||
|
mov r5,r4
|
||||||
|
div1 r5,r1
|
||||||
|
.rept 5
|
||||||
|
rotcl r0; div1 r5,r1
|
||||||
|
.endr
|
||||||
|
rotcl r0
|
||||||
|
mov.l @r15+,r5
|
||||||
|
div1 r4,r1
|
||||||
|
mov.l @r15+,r4
|
||||||
|
rts
|
||||||
|
rotcl r0
|
||||||
|
|
||||||
|
.global __sdivsi3_i4i
|
||||||
|
.global __sdivsi3_i4
|
||||||
|
.global __sdivsi3
|
||||||
|
.set __sdivsi3_i4, __sdivsi3_i4i
|
||||||
|
.set __sdivsi3, __sdivsi3_i4i
|
||||||
|
.type __sdivsi3_i4i, @function
|
||||||
|
/* This is link-compatible with a __sdivsi3 call,
|
||||||
|
but we effectively clobber only r1. */
|
||||||
|
__sdivsi3_i4i:
|
||||||
|
mov.l r4,@-r15
|
||||||
|
cmp/pz r5
|
||||||
|
mov.w c128_w, r1
|
||||||
|
bt/s pos_divisor
|
||||||
|
cmp/pz r4
|
||||||
|
mov.l r5,@-r15
|
||||||
|
neg r5,r5
|
||||||
|
bt/s neg_result
|
||||||
|
cmp/hi r1,r5
|
||||||
|
neg r4,r4
|
||||||
|
pos_result:
|
||||||
|
extu.w r5,r0
|
||||||
|
bf div_le128
|
||||||
|
cmp/eq r5,r0
|
||||||
|
mov r4,r0
|
||||||
|
shlr8 r0
|
||||||
|
bf/s div_ge64k
|
||||||
|
cmp/hi r0,r5
|
||||||
|
div0u
|
||||||
|
shll16 r5
|
||||||
|
div1 r5,r0
|
||||||
|
div1 r5,r0
|
||||||
|
div1 r5,r0
|
||||||
|
udiv_25:
|
||||||
|
mov.l zero_l,r1
|
||||||
|
div1 r5,r0
|
||||||
|
div1 r5,r0
|
||||||
|
mov.l r1,@-r15
|
||||||
|
.rept 3
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.b r0,@(L_MSWLSB,r15)
|
||||||
|
xtrct r4,r0
|
||||||
|
swap.w r0,r0
|
||||||
|
.rept 8
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.b r0,@(L_LSWMSB,r15)
|
||||||
|
div_ge64k_end:
|
||||||
|
.rept 8
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.l @r15+,r4 ! zero-extension and swap using LS unit.
|
||||||
|
extu.b r0,r0
|
||||||
|
mov.l @r15+,r5
|
||||||
|
or r4,r0
|
||||||
|
mov.l @r15+,r4
|
||||||
|
rts
|
||||||
|
rotcl r0
|
||||||
|
|
||||||
|
div_le128_neg:
|
||||||
|
tst #0xfe,r0
|
||||||
|
mova div_table_ix,r0
|
||||||
|
mov.b @(r0,r5),r1
|
||||||
|
mova div_table_inv,r0
|
||||||
|
bt/s div_by_1_neg
|
||||||
|
mov.l @(r0,r1),r1
|
||||||
|
mova div_table_clz,r0
|
||||||
|
dmulu.l r1,r4
|
||||||
|
mov.b @(r0,r5),r1
|
||||||
|
mov.l @r15+,r5
|
||||||
|
sts mach,r0
|
||||||
|
/* clrt */
|
||||||
|
addc r4,r0
|
||||||
|
mov.l @r15+,r4
|
||||||
|
rotcr r0
|
||||||
|
shld r1,r0
|
||||||
|
rts
|
||||||
|
neg r0,r0
|
||||||
|
|
||||||
|
pos_divisor:
|
||||||
|
mov.l r5,@-r15
|
||||||
|
bt/s pos_result
|
||||||
|
cmp/hi r1,r5
|
||||||
|
neg r4,r4
|
||||||
|
neg_result:
|
||||||
|
extu.w r5,r0
|
||||||
|
bf div_le128_neg
|
||||||
|
cmp/eq r5,r0
|
||||||
|
mov r4,r0
|
||||||
|
shlr8 r0
|
||||||
|
bf/s div_ge64k_neg
|
||||||
|
cmp/hi r0,r5
|
||||||
|
div0u
|
||||||
|
mov.l zero_l,r1
|
||||||
|
shll16 r5
|
||||||
|
div1 r5,r0
|
||||||
|
mov.l r1,@-r15
|
||||||
|
.rept 7
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.b r0,@(L_MSWLSB,r15)
|
||||||
|
xtrct r4,r0
|
||||||
|
swap.w r0,r0
|
||||||
|
.rept 8
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.b r0,@(L_LSWMSB,r15)
|
||||||
|
div_ge64k_neg_end:
|
||||||
|
.rept 8
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.l @r15+,r4 ! zero-extension and swap using LS unit.
|
||||||
|
extu.b r0,r1
|
||||||
|
mov.l @r15+,r5
|
||||||
|
or r4,r1
|
||||||
|
div_r8_neg_end:
|
||||||
|
mov.l @r15+,r4
|
||||||
|
rotcl r1
|
||||||
|
rts
|
||||||
|
neg r1,r0
|
||||||
|
|
||||||
|
div_ge64k_neg:
|
||||||
|
bt/s div_r8_neg
|
||||||
|
div0u
|
||||||
|
shll8 r5
|
||||||
|
mov.l zero_l,r1
|
||||||
|
.rept 6
|
||||||
|
div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.l r1,@-r15
|
||||||
|
div1 r5,r0
|
||||||
|
mov.w m256_w,r1
|
||||||
|
div1 r5,r0
|
||||||
|
mov.b r0,@(L_LSWMSB,r15)
|
||||||
|
xor r4,r0
|
||||||
|
and r1,r0
|
||||||
|
bra div_ge64k_neg_end
|
||||||
|
xor r4,r0
|
||||||
|
|
||||||
|
c128_w:
|
||||||
|
.word 128
|
||||||
|
|
||||||
|
div_r8_neg:
|
||||||
|
clrt
|
||||||
|
shll16 r4
|
||||||
|
mov r4,r1
|
||||||
|
shll8 r1
|
||||||
|
mov r5,r4
|
||||||
|
.rept 7
|
||||||
|
rotcl r1; div1 r5,r0
|
||||||
|
.endr
|
||||||
|
mov.l @r15+,r5
|
||||||
|
rotcl r1
|
||||||
|
bra div_r8_neg_end
|
||||||
|
div1 r4,r0
|
||||||
|
|
||||||
|
m256_w:
|
||||||
|
.word 0xff00
|
||||||
|
/* This table has been generated by divtab-sh4.c. */
|
||||||
|
.balign 4
|
||||||
|
div_table_clz:
|
||||||
|
.byte 0
|
||||||
|
.byte 1
|
||||||
|
.byte 0
|
||||||
|
.byte -1
|
||||||
|
.byte -1
|
||||||
|
.byte -2
|
||||||
|
.byte -2
|
||||||
|
.byte -2
|
||||||
|
.byte -2
|
||||||
|
.byte -3
|
||||||
|
.byte -3
|
||||||
|
.byte -3
|
||||||
|
.byte -3
|
||||||
|
.byte -3
|
||||||
|
.byte -3
|
||||||
|
.byte -3
|
||||||
|
.byte -3
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -4
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -5
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
.byte -6
|
||||||
|
/* Lookup table translating positive divisor to index into table of
|
||||||
|
normalized inverse. N.B. the '0' entry is also the last entry of the
|
||||||
|
previous table, and causes an unaligned access for division by zero. */
|
||||||
|
div_table_ix:
|
||||||
|
.byte -6
|
||||||
|
.byte -128
|
||||||
|
.byte -128
|
||||||
|
.byte 0
|
||||||
|
.byte -128
|
||||||
|
.byte -64
|
||||||
|
.byte 0
|
||||||
|
.byte 64
|
||||||
|
.byte -128
|
||||||
|
.byte -96
|
||||||
|
.byte -64
|
||||||
|
.byte -32
|
||||||
|
.byte 0
|
||||||
|
.byte 32
|
||||||
|
.byte 64
|
||||||
|
.byte 96
|
||||||
|
.byte -128
|
||||||
|
.byte -112
|
||||||
|
.byte -96
|
||||||
|
.byte -80
|
||||||
|
.byte -64
|
||||||
|
.byte -48
|
||||||
|
.byte -32
|
||||||
|
.byte -16
|
||||||
|
.byte 0
|
||||||
|
.byte 16
|
||||||
|
.byte 32
|
||||||
|
.byte 48
|
||||||
|
.byte 64
|
||||||
|
.byte 80
|
||||||
|
.byte 96
|
||||||
|
.byte 112
|
||||||
|
.byte -128
|
||||||
|
.byte -120
|
||||||
|
.byte -112
|
||||||
|
.byte -104
|
||||||
|
.byte -96
|
||||||
|
.byte -88
|
||||||
|
.byte -80
|
||||||
|
.byte -72
|
||||||
|
.byte -64
|
||||||
|
.byte -56
|
||||||
|
.byte -48
|
||||||
|
.byte -40
|
||||||
|
.byte -32
|
||||||
|
.byte -24
|
||||||
|
.byte -16
|
||||||
|
.byte -8
|
||||||
|
.byte 0
|
||||||
|
.byte 8
|
||||||
|
.byte 16
|
||||||
|
.byte 24
|
||||||
|
.byte 32
|
||||||
|
.byte 40
|
||||||
|
.byte 48
|
||||||
|
.byte 56
|
||||||
|
.byte 64
|
||||||
|
.byte 72
|
||||||
|
.byte 80
|
||||||
|
.byte 88
|
||||||
|
.byte 96
|
||||||
|
.byte 104
|
||||||
|
.byte 112
|
||||||
|
.byte 120
|
||||||
|
.byte -128
|
||||||
|
.byte -124
|
||||||
|
.byte -120
|
||||||
|
.byte -116
|
||||||
|
.byte -112
|
||||||
|
.byte -108
|
||||||
|
.byte -104
|
||||||
|
.byte -100
|
||||||
|
.byte -96
|
||||||
|
.byte -92
|
||||||
|
.byte -88
|
||||||
|
.byte -84
|
||||||
|
.byte -80
|
||||||
|
.byte -76
|
||||||
|
.byte -72
|
||||||
|
.byte -68
|
||||||
|
.byte -64
|
||||||
|
.byte -60
|
||||||
|
.byte -56
|
||||||
|
.byte -52
|
||||||
|
.byte -48
|
||||||
|
.byte -44
|
||||||
|
.byte -40
|
||||||
|
.byte -36
|
||||||
|
.byte -32
|
||||||
|
.byte -28
|
||||||
|
.byte -24
|
||||||
|
.byte -20
|
||||||
|
.byte -16
|
||||||
|
.byte -12
|
||||||
|
.byte -8
|
||||||
|
.byte -4
|
||||||
|
.byte 0
|
||||||
|
.byte 4
|
||||||
|
.byte 8
|
||||||
|
.byte 12
|
||||||
|
.byte 16
|
||||||
|
.byte 20
|
||||||
|
.byte 24
|
||||||
|
.byte 28
|
||||||
|
.byte 32
|
||||||
|
.byte 36
|
||||||
|
.byte 40
|
||||||
|
.byte 44
|
||||||
|
.byte 48
|
||||||
|
.byte 52
|
||||||
|
.byte 56
|
||||||
|
.byte 60
|
||||||
|
.byte 64
|
||||||
|
.byte 68
|
||||||
|
.byte 72
|
||||||
|
.byte 76
|
||||||
|
.byte 80
|
||||||
|
.byte 84
|
||||||
|
.byte 88
|
||||||
|
.byte 92
|
||||||
|
.byte 96
|
||||||
|
.byte 100
|
||||||
|
.byte 104
|
||||||
|
.byte 108
|
||||||
|
.byte 112
|
||||||
|
.byte 116
|
||||||
|
.byte 120
|
||||||
|
.byte 124
|
||||||
|
.byte -128
|
||||||
|
/* 1/64 .. 1/127, normalized. There is an implicit leading 1 in bit 32. */
|
||||||
|
.balign 4
|
||||||
|
zero_l:
|
||||||
|
.long 0x0
|
||||||
|
.long 0xF81F81F9
|
||||||
|
.long 0xF07C1F08
|
||||||
|
.long 0xE9131AC0
|
||||||
|
.long 0xE1E1E1E2
|
||||||
|
.long 0xDAE6076C
|
||||||
|
.long 0xD41D41D5
|
||||||
|
.long 0xCD856891
|
||||||
|
.long 0xC71C71C8
|
||||||
|
.long 0xC0E07039
|
||||||
|
.long 0xBACF914D
|
||||||
|
.long 0xB4E81B4F
|
||||||
|
.long 0xAF286BCB
|
||||||
|
.long 0xA98EF607
|
||||||
|
.long 0xA41A41A5
|
||||||
|
.long 0x9EC8E952
|
||||||
|
.long 0x9999999A
|
||||||
|
.long 0x948B0FCE
|
||||||
|
.long 0x8F9C18FA
|
||||||
|
.long 0x8ACB90F7
|
||||||
|
.long 0x86186187
|
||||||
|
.long 0x81818182
|
||||||
|
.long 0x7D05F418
|
||||||
|
.long 0x78A4C818
|
||||||
|
.long 0x745D1746
|
||||||
|
.long 0x702E05C1
|
||||||
|
.long 0x6C16C16D
|
||||||
|
.long 0x68168169
|
||||||
|
.long 0x642C8591
|
||||||
|
.long 0x60581606
|
||||||
|
.long 0x5C9882BA
|
||||||
|
.long 0x58ED2309
|
||||||
|
div_table_inv:
|
||||||
|
.long 0x55555556
|
||||||
|
.long 0x51D07EAF
|
||||||
|
.long 0x4E5E0A73
|
||||||
|
.long 0x4AFD6A06
|
||||||
|
.long 0x47AE147B
|
||||||
|
.long 0x446F8657
|
||||||
|
.long 0x41414142
|
||||||
|
.long 0x3E22CBCF
|
||||||
|
.long 0x3B13B13C
|
||||||
|
.long 0x38138139
|
||||||
|
.long 0x3521CFB3
|
||||||
|
.long 0x323E34A3
|
||||||
|
.long 0x2F684BDB
|
||||||
|
.long 0x2C9FB4D9
|
||||||
|
.long 0x29E4129F
|
||||||
|
.long 0x27350B89
|
||||||
|
.long 0x24924925
|
||||||
|
.long 0x21FB7813
|
||||||
|
.long 0x1F7047DD
|
||||||
|
.long 0x1CF06ADB
|
||||||
|
.long 0x1A7B9612
|
||||||
|
.long 0x18118119
|
||||||
|
.long 0x15B1E5F8
|
||||||
|
.long 0x135C8114
|
||||||
|
.long 0x11111112
|
||||||
|
.long 0xECF56BF
|
||||||
|
.long 0xC9714FC
|
||||||
|
.long 0xA6810A7
|
||||||
|
.long 0x8421085
|
||||||
|
.long 0x624DD30
|
||||||
|
.long 0x4104105
|
||||||
|
.long 0x2040811
|
||||||
|
/* maximum error: 0.987342 scaled: 0.921875*/
|
||||||
|
|
@ -69,7 +69,7 @@ sh_serial_setbrg_generic(struct uart_port *port, int clk, int baudrate)
|
||||||
if (port->clk_mode == EXT_CLK) {
|
if (port->clk_mode == EXT_CLK) {
|
||||||
unsigned short dl = DL_VALUE(baudrate, clk);
|
unsigned short dl = DL_VALUE(baudrate, clk);
|
||||||
sci_out(port, DL, dl);
|
sci_out(port, DL, dl);
|
||||||
/* Need wait: Clock * 1/dl $B!_(B 1/16 */
|
/* Need wait: Clock * 1/dl * 1/16 */
|
||||||
udelay((1000000 * dl * 16 / clk) * 1000 + 1);
|
udelay((1000000 * dl * 16 / clk) * 1000 + 1);
|
||||||
} else {
|
} else {
|
||||||
sci_out(port, SCBRR, SCBRR_VALUE(baudrate, clk));
|
sci_out(port, SCBRR, SCBRR_VALUE(baudrate, clk));
|
||||||
|
|
|
||||||
|
|
@ -227,7 +227,8 @@ struct uart_port {
|
||||||
#elif defined(CONFIG_R8A7790) || defined(CONFIG_R8A7791) || \
|
#elif defined(CONFIG_R8A7790) || defined(CONFIG_R8A7791) || \
|
||||||
defined(CONFIG_R8A7793) || defined(CONFIG_R8A7794)
|
defined(CONFIG_R8A7793) || defined(CONFIG_R8A7794)
|
||||||
# define SCIF_ORER 0x0001
|
# define SCIF_ORER 0x0001
|
||||||
# define SCSCR_INIT(port) 0x32 /* TIE=0,RIE=0,TE=1,RE=1,REIE=0, */
|
# define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30)
|
||||||
|
/* TIE=0,RIE=0,TE=1,RE=1,REIE=0, */
|
||||||
#else
|
#else
|
||||||
# error CPU subtype not defined
|
# error CPU subtype not defined
|
||||||
#endif
|
#endif
|
||||||
|
|
@ -742,7 +743,7 @@ static inline int scbrr_calc(struct uart_port *port, int bps, int clk)
|
||||||
#elif defined(CONFIG_R8A7790) || defined(CONFIG_R8A7791) || \
|
#elif defined(CONFIG_R8A7790) || defined(CONFIG_R8A7791) || \
|
||||||
defined(CONFIG_R8A7793) || defined(CONFIG_R8A7794)
|
defined(CONFIG_R8A7793) || defined(CONFIG_R8A7794)
|
||||||
#define DL_VALUE(bps, clk) (clk / bps / 16) /* External Clock */
|
#define DL_VALUE(bps, clk) (clk / bps / 16) /* External Clock */
|
||||||
#define SCBRR_VALUE(bps, clk) ((clk+16*bps)/(32*bps)-1) /* Internal Clock */
|
#define SCBRR_VALUE(bps, clk) (clk / bps / 32 - 1) /* Internal Clock */
|
||||||
#else /* Generic SH */
|
#else /* Generic SH */
|
||||||
#define SCBRR_VALUE(bps, clk) ((clk+16*bps)/(32*bps)-1)
|
#define SCBRR_VALUE(bps, clk) ((clk+16*bps)/(32*bps)-1)
|
||||||
#endif
|
#endif
|
||||||
|
|
|
||||||
Loading…
Add table
Reference in a new issue